🏢 Алабуга, ОЭЗ ППТ📍 Воронеж📋 От 1 года до 3 лет🔗 hh.ru
Участвовать в разработке технических заданий и алгоритмов проектов на ПЛИС. Участвовать в разработке и сопровождении проектов на ПЛИС. Техническое образование. Знание языков VHDL, Verilog. Большой опыт работы в САПР Vivado (разработка, отладка). Большой опыт работы в ModelSim.
Проектирование цифровых модулей ЦОС на Verilog / SystemVerilog. Синтез, размещение и трассировка в Xilinx Vivado с контролем таймингов (SDC / XDC). Настройка высокоскоростных интерфейсов: AXI, SPI, JESD204B, Ethernet, DDR-контроллеры. Высшее образование (радиотехническое/программирование). Верilog /…